Скажите, пожалуйста, как можно в Е-440 синхронизовать АЦП и два ТТЛ выхода?
Например, подаю на АЦП  через ЦАП синхронизирующий сигнал и по нему начинаю собирать данные с нужного канала АЦП.
А как синхронизовать ТТЛ выходы?

Жалко, что очень интересный вопрос не удостоен вниманием.

Очень неинформативно поставлен вопрос, имхо.
Хотелось чтобы  ширее осветили понятие "синхронизовать ТТЛ выходы"...

Вопрос, по всей видимости, заключается в том, как вообще соотносится опрос и установка цифровых линий с общей временной шкалой работы платы. Т.е. с какой скоростью, отностительно 1/fАЦП можно опрашивать входы и устанавливать выходы.

Мне нужно на ттл выходе иметь сигнал, что-то типа _|``|_|``|_|``|_  , и в определённый момент каждого "пика"  этого сигнала начинать сбор данных с АЦП. Расстояние между "пиками" и продолжительность каждого измерения около 100мс. Здесь у меня и возник вопрос "как синхронизовать ТТЛ и АЦП?"

Строго периодичный сигнал на выходе ТТЛ линий модуля Е-440 средствами штатного ПО получить не получится ((
Или периодичность не так важна?

Да, в принципе, он может быть не строго периодическим, но боле менее периодичным.))
В моей задаче главное, чтобы ацп каждый раз запускался за строго определенный промежуток времени перед задним фронтом. Это я и не знаю как сделать.
И ещё, если так проще, то вместо ТТЛ можно использовать ЦАП.

Ну помогите же несчастному студенту! Дайте хоть какой-нибудь намёк!

Даже не знаю, что может означать это молчание. Это же неприлично. Попробую ещё. Как начать выдачу данных на цап или ттл по приходу синхроимпульса (Или одновременно с началом приёма с АЦП)?
И ещё. Можно ли на e440 одновременно работать с двумя каналами ЦАП? Вроде для этого нужно хотя бы адреса буферов для них сделать разными, но смущает это - "Поле dm->DacFifoBaseAddress задает базовый адрес FIFO буфера ЦАП в DSP модуля. Для данного модуля он всегда равен 0x3000."

1. В штатном ПО синхронизовать можно только старт АЦП. Т.о. Вам просто следует организовать появление синхроимпульса в нужный момент времени. На всидку это представляется так: запускается режим синхронизации старта АЦП, на первый канал ЦАП выводится ТТЛ-подобный сигнал, на втором канале формируется синхроимпульс в нужный момент времени, он заводится на вход TRIG внешнего аналогового разъёма модуля, осуществляется сбор нужного кол-ва данных и т.д.

2. На модуле E-440 устанавливается одна микросхема двухканального ЦАП. Вывод данных на ЦАП осуществляется последовательным образом. При этом 12ый бит выводимых данных определяет номер требуемого канала ЦАП (см. тех.описание на модуль). Поэтому был организован всего один (общий) буфер данных для потокового вывода на оба канала ЦАП.

Спасибо за внимание, Сергей! Т.е надо весь массив данных для ЦАП'а->TRIG заполнить нулями и через DacRate вычислить, где разместить отрицательное число (типа отрицательный перепад), чтобы в нужный момент начать сбор с АЦП,  а на другом канале ЦАП генерить нужный мне сигнал? Правда мне нужно иметь сигнал на двух ЦАП'ах. Попробую ЦАП, который замкнут на вход TRIG, параллельно подсоединить в нужное мне место, и после синхронизации загружать в него нужные данные.
И ещё вопрос. Если выводить максимльно возможное напряжение, а потом сразу 0, то где переходные процессы будут меньше, на ТТЛ или ЦАП? Думаю, что на ТТЛ, но если их использовать, то без легкой модификации на LBIOS точно не обойтись ((

1. На вход TRIG следует подавать не отрицательное напряжение, а цифровой синхроимпульс с отрицательным фронтом (т.е. переход из лог. '1' в лог. '0').
2. Формирование данных для ЦАП - полностью Ваша забота. Т.е. в буфер ЦАП следует класть данные для первого канала ЦАП (ТТЛ-подобный сигнал), изредка перемежая их данными синхроимпульса для второго канала ЦАП.
3. Время установления на выходе ЦАП равно 8 мкс. В принципе за это время на выходе ЦАП может творится всё что угодно.

Эээ.. Надеюсь я не сильно туплю. Почему синхроимпульс подается со второго канала ЦАП, а Вы всё время пишите, что ТТЛ-подобный сигнал надо подавать с 1-го канала ЦАП? И вообще, что это за ттл-совместимый сигнал? Как его подавать на ЦАП?

Боюсь, что 8 мкс для меня слишком много. А какое время установки у ТТЛ выходов? И можно ли всё-таки ТТЛ как-нибудь приспособить для решения моей задачи? Может кто-нибудь поделится кусочком кода биоса?

1. Под ТТЛ-подобнымй сигналом подразумевался сигнал типа _|``|_|``|_|``|_ . Его можно программным образом формировать и выводить на один из каналов ЦАП.
2. Для цифровых выходов применяются обычные микросхемы серии 74HTC (совместимо с ТТЛ).
3. Вывод на цифровые линии приспособить можно, но только путем модификации штатного LBIOS.